[1]
A. Morales Villanueva y C. Briceño Aranda, «Diseño e implementación de una red neuronal en una FPGA para recuperación de patrones»., TEC, vol. 17, n.º 2, pp. 1–12, dic. 2007.